Комплетно објашњење процеса производње чипова (2/2): од вафла до паковања и тестирања

Производња сваког полупроводничког производа захтева стотине процеса, а цео процес производње је подељен у осам корака:обрада вафла - оксидација - фотолитографија - јеткање - таложење танког филма - међусобно повезивање - испитивање - паковање.

Корак 5: Наношење танког филма

Да бисмо креирали микроуређаје унутар чипа, потребно је да континуирано наносимо слојеве танких филмова и уклањамо вишак делова гракањем, а такође додајемо неке материјале за одвајање различитих уређаја. Сваки транзистор или меморијска ћелија се гради корак по корак кроз горњи процес. „Тан филм“ о коме је овде реч односи се на „филм“ дебљине мање од 1 микрона (μм, милионити део метра) који се не може произвести обичним механичким методама обраде. Процес постављања филма који садржи потребне молекуларне или атомске јединице на плочицу је "таложење".

Да бисмо формирали вишеслојну полупроводничку структуру, потребно је прво да направимо стек уређаја, односно да наизменично слажемо више слојева танких металних (проводних) и диелектричних (изолационих) филмова на површину плочице, а затим уклоните вишак делова кроз поновљене процесе гравирања да би се формирала тродимензионална структура. Технике које се могу користити за процесе таложења укључују хемијско таложење паром (ЦВД), таложење атомским слојем (АЛД) и физичко таложење паром (ПВД), а методе које користе ове технике могу се поделити на суво и мокро таложење.

Хемијско таложење паре (ЦВД)

У хемијском таложењу паре, гасови прекурсори реагују у реакционој комори да би формирали танак филм причвршћен за површину плочице и нуспроизводе који се испумпавају из коморе. Плазмом побољшано хемијско таложење паре користи плазму за генерисање реактантних гасова. Овај метод смањује температуру реакције, што га чини идеалним за структуре осетљиве на температуру. Коришћење плазме такође може смањити број таложења, што често резултира квалитетнијим филмовима.

Депозиција атомског слоја (АЛД)

Таложење атомског слоја формира танке филмове одлагањем само неколико атомских слојева истовремено. Кључ за ову методу је циклус независних корака који се изводе одређеним редоследом и одржавају добру контролу. Облагање површине плочице прекурсором је први корак, а затим се уводе различити гасови да реагују са прекурсором да би се формирала жељена супстанца на површини плочице.

Физичко таложење паре (ПВД)

Као што назив имплицира, физичко таложење паре се односи на формирање танких филмова физичким средствима. Распршивање је метода физичког таложења паре која користи аргонову плазму за распршивање атома из мете и њихово одлагање на површину плочице да би се формирао танак филм. У неким случајевима, депоновани филм се може третирати и побољшати техникама као што је ултраљубичасти термички третман (УВТП).

Корак 6: Међусобно повезивање

Проводљивост полупроводника је између проводника и непроводника (тј. изолатора), што нам омогућава да у потпуности контролишемо проток електричне енергије. Процеси литографије, гравирања и таложења засновани на плочицама могу да направе компоненте као што су транзистори, али они морају бити повезани да би се омогућио пренос и пријем енергије и сигнала.

Метали се користе за међусобно повезивање кола због своје проводљивости. Метали који се користе за полупроводнике треба да испуњавају следеће услове:

· Ниска отпорност: Пошто метална кола морају да пропуштају струју, метали у њима треба да имају низак отпор.

· Термохемијска стабилност: Својства металних материјала морају остати непромењена током процеса међусобног повезивања метала.

· Висока поузданост: Како се технологија интегрисаних кола развија, чак и мале количине металних материјала за међусобно повезивање морају имати довољну издржљивост.

· Трошкови производње: Чак и ако су испуњена прва три услова, цена материјала је превисока да би задовољила потребе масовне производње.

Процес међусобног повезивања углавном користи два материјала, алуминијум и бакар.

Процес повезивања алуминијума

Процес међусобног повезивања алуминијума почиње таложењем алуминијума, наношењем фоторезиста, експозицијом и развојем, након чега следи гравирање да би се селективно уклонио вишак алуминијума и фотоотпора пре уласка у процес оксидације. Након што су горе наведени кораци завршени, процеси фотолитографије, гравирања и таложења се понављају све док се не заврши интерконекција.

Поред одличне проводљивости, алуминијум се такође лако фотолитографише, гравира и депонује. Поред тога, има ниску цену и добру адхезију на оксидни филм. Његови недостаци су што се лако кородира и има ниску тачку топљења. Поред тога, да би се спречило да алуминијум реагује са силицијумом и изазове проблеме са повезивањем, потребно је додати металне наслаге да би се алуминијум одвојио од плочице. Овај депозит се назива "метал баријере".

Алуминијумска кола се формирају таложењем. Након што обланда уђе у вакуумску комору, танак филм формиран од алуминијумских честица ће се залепити за плочицу. Овај процес се назива "таложење паре (ВД)", што укључује хемијско таложење паре и физичко таложење паре.

Процес повезивања бакра

Како полупроводнички процеси постају све софистициранији, а величине уређаја се смањују, брзина везе и електрична својства алуминијумских кола више нису адекватна и потребни су нови проводници који испуњавају и захтеве за величину и цену. Први разлог зашто бакар може да замени алуминијум је тај што има мањи отпор, што омогућава веће брзине повезивања уређаја. Бакар је такође поузданији јер је отпорнији на електромиграцију, кретање металних јона када струја тече кроз метал, него алуминијум.

Међутим, бакар не ствара лако једињења, што отежава испаравање и уклањање са површине облатне. Да бисмо решили овај проблем, уместо да гравирамо бакар, ми депонујемо и гравирамо диелектричне материјале, који формирају шаре металних линија које се састоје од ровова и пролаза где је то потребно, а затим испуњавамо горе поменуте "шаре" бакром да бисмо постигли међусобну везу, процес који се назива "дамасцен" .

Како атоми бакра настављају да дифундују у диелектрик, изолација овог другог се смањује и ствара слој баријере који блокира атоме бакра од даље дифузије. Затим се на слоју баријере формира танак слој семена бакра. Овај корак омогућава галванизацију, што је пуњење узорака са високим односом ширине и висине бакром. Након пуњења, вишак бакра се може уклонити хемијским механичким полирањем метала (ЦМП). Након завршетка, може се депоновати оксидни филм, а вишак филма се може уклонити фотолитографијом и процесима јеткања. Горе наведени процес треба понављати све док се бакарна међуконекција не заврши.

Из горњег поређења, може се видети да је разлика између бакарне и алуминијумске интерконекције у томе што се вишак бакра уклања металним ЦМП-ом, а не јеткањем.

Корак 7: Тестирање

Главни циљ теста је да се провери да ли квалитет полупроводничког чипа задовољава одређени стандард, како би се елиминисали неисправни производи и побољшала поузданост чипа. Поред тога, тестирани неисправни производи неће ући у корак паковања, што помаже у уштеди трошкова и времена. Електронско сортирање калупа (ЕДС) је метода испитивања облата.

ЕДС је процес који верификује електричне карактеристике сваког чипа у стању плочице и на тај начин побољшава принос полупроводника. ЕДС се може поделити у пет корака, на следећи начин:

01 Праћење електричних параметара (ЕПМ)

ЕПМ је први корак у тестирању полупроводничких чипова. Овај корак ће тестирати сваки уређај (укључујући транзисторе, кондензаторе и диоде) који је потребан за полупроводничка интегрисана кола како би се осигурало да њихови електрични параметри испуњавају стандарде. Главна функција ЕПМ-а је да обезбеди измерене податке о електричним карактеристикама, који ће се користити за побољшање ефикасности процеса производње полупроводника и перформанси производа (а не за откривање неисправних производа).

02 Тест старења вафла

Стопа дефекта полупроводника долази из два аспекта, односно стопе производних дефеката (већа у раној фази) и стопе дефеката у целом животном циклусу. Тест старења плочице се односи на тестирање плочице под одређеном температуром и АЦ/ДЦ напоном како би се открили производи који могу имати дефекте у раној фази, односно да би се побољшала поузданост финалног производа откривањем потенцијалних недостатака.

03 Детецтион

Након што је тест старења завршен, полупроводнички чип треба да се повеже са уређајем за испитивање помоћу картице сонде, а затим се на плочици могу извршити тестови температуре, брзине и кретања како би се потврдиле релевантне функције полупроводника. Молимо погледајте табелу за опис специфичних корака тестирања.

04 Репаир

Поправка је најважнији тестни корак јер се неки неисправни чипови могу поправити заменом проблематичних компоненти.

05 Доттинг

Чипови који нису прошли електрични тест су разврстани у претходним корацима, али их и даље треба означити да би се разликовали. У прошлости смо морали да обележимо неисправне чипове посебним мастилом како бисмо били сигурни да се могу идентификовати голим оком, али сада их систем аутоматски сортира према вредности података теста.

Корак 8: Паковање

Након претходних неколико процеса, обланда ће формирати квадратне чипове једнаке величине (познате и као "сингле цхипс"). Следеће што треба да урадите је да добијете појединачне чипове сечењем. Новоодсечени чипови су веома крхки и не могу да размењују електричне сигнале, па их је потребно посебно обрадити. Овај процес је паковање, које укључује формирање заштитног омотача изван полупроводничког чипа и омогућавајући им да размењују електричне сигнале споља. Цео процес паковања подељен је у пет корака, а то су тестерисање вафла, причвршћивање једног чипа, међусобно повезивање, обликовање и тестирање паковања.

01 Резање вафла

Да бисмо из обланде исечили безброј густо распоређених чипса, морамо најпре пажљиво „измрвити” задњу страну обланде док њена дебљина не буде одговарала потребама процеса паковања. Након брушења, можемо сећи дуж линије писача на плочици док се полупроводнички чип не одвоји.

Постоје три врсте технологије тестерисања плочица: сечење сечивом, ласерско сечење и сечење плазмом. Сечење сечива је употреба дијамантског сечива за сечење облатне, која је склона топлоти од трења и крхотинама и на тај начин оштети плочицу. Ласерско резање коцкица има већу прецизност и може лако да рукује плочицама танке дебљине или малим размаком између линија. Плазма коцкице користи принцип плазма гравирања, тако да је ова технологија такође применљива чак и ако је размак између редова писача веома мали.

02 Додатак за једну плочицу

Након што су сви чипови одвојени од плочице, потребно је да причврстимо појединачне чипове (појединачне плочице) на подлогу (оловни оквир). Функција подлоге је да заштити полупроводничке чипове и омогући им да размењују електричне сигнале са спољним колима. За причвршћивање чипова могу се користити течни или чврсти лепкови траке.

03 Интерконекција

Након причвршћивања чипа на подлогу, такође морамо да повежемо контактне тачке два да бисмо постигли електричну размену сигнала. Постоје две методе повезивања које се могу користити у овом кораку: жичано спајање помоћу танких металних жица и лепљење флип чипова помоћу сферичних златних блокова или лимених блокова. Везивање жице је традиционална метода, а технологија лепљења флип чипова може убрзати производњу полупроводника.

04 Молдинг

Након завршетка повезивања полупроводничког чипа, потребан је процес обликовања за додавање пакета на спољашњу страну чипа како би се полупроводничко интегрисано коло заштитило од спољашњих услова као што су температура и влажност. Након што се калуп за паковање направи по потреби, треба да ставимо полупроводнички чип и епоксидну масу за обликовање (ЕМЦ) у калуп и запечатимо га. Запечаћени чип је коначни облик.

05 Тест паковања

Чипови који су већ имали коначну форму такође морају проћи завршни тест дефеката. Сви готови полупроводнички чипови који улазе у завршни тест су готови полупроводнички чипови. Они ће бити постављени у опрему за тестирање и поставити различите услове као што су напон, температура и влажност за електрична, функционална и брзинска испитивања. Резултати ових испитивања могу се користити за проналажење недостатака и побољшање квалитета производа и ефикасности производње.

Еволуција технологије паковања

Како се величина чипа смањује и захтеви за перформансе повећавају, паковање је претрпело многе технолошке иновације у последњих неколико година. Неке технологије и решења за паковање оријентисане на будућност укључују употребу таложења за традиционалне позадинске процесе као што су паковање на нивоу плочице (ВЛП), процеси набијања и технологија слоја за редистрибуцију (РДЛ), као и технологије гравирања и чишћења за фронт-енд производња вафла.

Шта је напредно паковање?

Традиционално паковање захтева да се сваки чип исече из обланде и стави у калуп. Паковање на нивоу плочице (ВЛП) је врста напредне технологије паковања, која се односи на директно паковање чипа који је још увек на плочици. Процес ВЛП-а је прво паковање и тестирање, а затим одвајање свих формираних чипова од вафла одједном. У поређењу са традиционалним паковањем, предност ВЛП-а је нижа цена производње.

Напредно паковање се може поделити на 2Д паковање, 2.5Д паковање и 3Д паковање.

Мање 2Д паковање

Као што је раније поменуто, главна сврха процеса паковања укључује слање сигнала полупроводничког чипа напоље, а избочине формиране на плочици су контактне тачке за слање улазних/излазних сигнала. Ове избочине се деле на вентилаторе и вентилаторе. Први у облику лепезе је унутар чипа, а други у облику лепезе је изван опсега чипа. Улазно/излазни сигнал називамо И/О (инпут/оутпут), а број улаза/излаза се назива И/О цоунт. И/О цоунт је важна основа за одређивање методе паковања. Ако је И/О број низак, користи се паковање са вентилатором. Пошто се величина чипа не мења много након паковања, овај процес се такође назива паковање у скали чипа (ЦСП) или пакирање на нивоу чипа (ВЛЦСП). Ако је И/О број висок, обично се користи вентилаторско паковање, а слојеви за редистрибуцију (РДЛ) су потребни поред неравнина да би се омогућило рутирање сигнала. Ово је „паковање на нивоу вафер-а (ФОВЛП)“.

2.5Д паковање

2.5Д технологија паковања може ставити два или више типова чипова у једно паковање, а истовремено омогућава да се сигнали усмеравају бочно, што може повећати величину и перформансе пакета. Најраспрострањенија метода 2.5Д паковања је стављање меморијских и логичких чипова у једно паковање кроз силиконски интерпосер. 2.5Д паковање захтева основне технологије као што су силиконски вијазови (ТСВ), микро избочине и РДЛ-ови финог нагиба.

3Д паковање

Технологија 3Д паковања може да стави два или више типова чипова у једно паковање, а истовремено омогућава да се сигнали усмеравају вертикално. Ова технологија је погодна за мање и веће полупроводничке чипове са И/О бројем. ТСВ се може користити за чипове са великим И/О бројем, а жичано повезивање се може користити за чипове са малим И/О бројем, и на крају формирати сигнални систем у којем су чипови распоређени вертикално. Основне технологије потребне за 3Д паковање укључују ТСВ и мицро-бумп технологију.

До сада је у потпуности уведено осам корака производње полупроводничких производа „обрада плочица – оксидација – фотолитографија – јеткање – наношење танког филма – међусобно повезивање – тестирање – паковање“. Од „песка“ до „чипова“, полупроводничка технологија изводи праву верзију „претварања камења у злато“.

ВеТек Семицондуцтор је професионални кинески произвођачТантал-карбид премаз, Премаз од силицијум карбида, Специјални графит, Керамика од силицијум карбидаиДруга полупроводничка керамика. ВеТек Семицондуцтор је посвећен пружању напредних решења за различите СиЦ Вафер производе за индустрију полупроводника.

Ако сте заинтересовани за горе наведене производе, слободно нас контактирајте директно.  

Моб: +86-180 6922 0752

ВхатсАПП: +86 180 6922 0752

Е-пошта: анни@ветексеми.цом